Amdミラノ、次世代のepyc cpusは15人の死者を出す
目次:
AMDは非常に興味深いものに取り組んでいるようです。 情報筋によると、彼らはEPYC AMD Milanの 15ダイ設計に積極的に取り組んでいます。 これらの1つはIOダイでなければならないことを考えると、これは、 ローマの 8 ダイと比較して、 14ダイのミラノバリアントが少なくとも1つ存在することを意味します。
AMD Milan、次世代EPYC CPUは15個のダイを持つ
エンジニアに聞いた Wccftech によると、これらの14個のダイの一部はHBMメモリーになるはずです。
8個のDDR4チャネルには、最大で10個のCPUアレイ（80個のCPUコア）を最適に処理するのに十分な帯域幅があります。 つまり、CPU側では、8アレイレイアウト（64 CPUコア）または10アレイレイアウトを探しています。 推測によると、IOアレイを脇に置いておくと、6個または4個のダイが考慮されずに残り、おそらくHBMメモリーになります。
HBMは大幅な高速化を提供しますが、これは、この特定のバリアントがインターポーザーを使用することを意味します。 つまり、AMDがこのバリアントをDDR5まで遅延させることを決定しない限り、 8 + 6 + 1構成 （CPU + HBM + IO）または10 + 4 + 1構成 （CPU + HBM + IO）。
市場で最高のプロセッサーに関するガイドをご覧ください
オンボードHBMを備えたインターポーザーベースの設計は 、DDRチャネルがボトルネックとして機能する可能性がある従来のDDRベースのメモリよりもはるかに高速なアクセスと転送時間を提供できます 。 これにより、メモリに大きく依存するアプリケーションでいくつかの大幅な高速化が行われます。
AMD Milanには8 + 1の設計があるという以前のリークが指摘したことは言及する価値があります。 それがどのように解釈されるかによって、ミラノには2つのバリアントがあることを意味する可能性があります。 お知らせします。
