AMDは、インターポーザーでepyc romeメモリーの問題を修正できます

AMDは 、最大4つの8コアZeppelinアレイのモジュールであるEPYCビジネスプロセッサで、データセンター市場の競争力を回復しました 。 各アレイには独自の組み込みノースブリッジがあり、2チャネルDDR4メモリと32ウェイPCI-Express gen 3.0ルートコンプレックスを制御します。 メモリ帯域幅の大量使用を必要とするアプリケーションでは、 このローカライズされていないメモリアプローチは、新しいローマで対処される設計のボトルネックを提示します。

AMD EPYCローマはモノリシックなメモリデザインを持つ

Ryzen Threadripper WXファミリーのプロセッサーは、これらのボトルネックの多くを際立たせます。大量のメモリを必要とするビデオエンコーディングアプリケーションの場合、パフォーマンスの低下は、直接I / Oアクセス不足の幅のない配列として見られます。メモリバンドの。 この問題に対するAMDのソリューションは、Northbridgeを無効にしてCPUダイを設計することであり、このソリューションは、次世代の第2世代EPYCプロセッサ（コードネーム " Rome "）に実装できます 。

AMD Ryzen Threadripper 2990WXレビューに関する記事をスペイン語で読むことをお勧めします

AMDの次世代MCMは、ダイで囲まれた集中型システムコントローラーデザインを目にする可能性があります。これは、すべて Vega 10およびFiji GPUで見られるのと同じタイプのシリコンインターポーザー内にあります。 インターポーザーは、MCMのマトリックス間の高密度の微細配線を容易にするシリコンマトリックスです。 現在の世代のEPYCプロセッサとは異なり、 このメモリインターフェイスは、Intelの実装によく似ており、本当にモノリシックです。

また、システムコントローラーは、最大6つのx16帯域幅グラフィックスカード、または最大12のx8を処理できる複雑なPCI-Express gen 4.0 x96ルートを備えています 。 このマトリックスは、サーバーコントローラーハブと呼ばれるサウスブリッジも統合します。これは、他のいくつかのPCIeラインに加えて、SATA、USB、その他のレガシー低帯域幅I / Oなどの一般的なI / Oインターフェイスを実装します。

Techpowerupフォント