Epycミラノとジェノア、AMDが新しいサーバーCPUの詳細を提供

AMDは、同社が計画したEPYC Milan （Zen 3）アーキテクチャとEPYC Genoa （Zen 4）アーキテクチャに関する詳細を明らかにしました。

EPYCミラノとジェノア、AMDが新しいサーバーCPUの詳細を発表

HPCアプリケーションのシニアマネージャーであるAMDのMartin Hilgemanはプレゼンテーション中にスライドを公開し、次のEPYC 'Milan'プロセッサシリーズが AMDの既存のSP3サーバーソケットで起動し 、DDR4メモリをサポートし、同じTDPとRomeシリーズのプロセッサーと同じコア構成。

このスライドは、AMDがMilanを4倍のSMT実装でリリースすることを計画していたという噂を払拭しているようです。 Zen 3のパフォーマンス向上の主な原因は、コア数とスレッド数の増加ではなく、IPCの向上とクロック速度の向上にあるようです。 うまくいけば、これはZen 3が「シングルコア」のパフォーマンスとコアアーキテクチャの改善に焦点を当てることを意味します。

市場で最高のプロセッサーに関するガイドをご覧ください

EPYC Genoa （Zen 4）に目を向けると、HelgemanはZen 4はまだ設計段階にあると主張します。つまり、サーバーメーカーや他の顧客はGenoaの設計に影響を与える機会があります。 また、この新しいアーキテクチャは新しいSP5ソケットで起動され、新しいタイプのメモリ（おそらくDDR5）をサポートし、ユーザーには明らかにされていない「新しい機能」を提供することも確認されています。

AMDはZen 3の設計を内部化し、Zen 3 がZen / Zen 2のスプリットキャッシュ設計 （AMDのCPU L3キャッシュを2つのクアッドコアCCXに分割したもの）から離れることを確認しました。 これは、AMDが独自のクアッドコアCCXデザインから離れ、Zen 3または別のデザインで8コアCCXデザインを作成する可能性があることを意味します。

AMDの現在のZen 2設計で見られるように、2つの16MB L3キャッシュを提供するのではなく、AMDのZen 3設計は、8つのCPUコアすべてに「32 + MB」L3キャッシュの組み合わせを提供します 。 これにより、単一ダイ内のCPUコア間の潜在的なレイテンシが削減され、CPUコアの統合L3キャッシュへのアクセスが向上します。 また、このキャッシュは前世代のビューよりも大きくなります。

EPYCミラノは2020年の後半に来てくれました。

Overclock3dフォント