IBMは、7 nmを超えるチップを製造するための鍵を握る

IBMとその「領域選択的堆積」は、7nm以降の製造効率の向上を目指しています

ビッグブルーボフィンは、「領域選択的堆積」と呼ばれる領域で機能しており、7 nmプロセスでシリコン上にパターンを作成するためのリソグラフィー技術の限界を克服できると考えています。

「マルチパターン化」などの技術は、ICのスケーリングを継続するのに役立ちましたが、チップが28nmから7nmに縮小したため、チップメーカーは、必要とされるますます小さい機能を備えたより多くのレイヤーを処理する必要がありました。パターンのより正確な配置。

問題の1つは、レイヤー間の位置合わせが間違っていると、「エッジ配置エラー」（EPE）が発生することです。 2015年、インテルのリソグラフィー専門家であるYan Borodovsky氏は、これはリソグラフィーでは解決できない問題であると議事録で述べました。

彼は、 選択的な領域堆積がより良い賭けであることを示唆したので、IBMの研究者たちはそれを検討し始めました。

IBMの新しい技術がSamsungのEUVテクノロジーに取って代わる

これはEUVリソグラフィの後継となる可能性があります 。Samsungが次の7nmおよび5nmチップに向けて準備している技術です。 2015年にIBMが7ナノメートルノードでチップを製造したのは世界で最初だったので、これは私たちを驚かせるべきではありません。

IBMのAlmaden Research Centerの研究者であるRudy Wojteckiは、従来の製造方法では、基板を抵抗でコーティングし、露光ステップを通じて抵抗をモデル化し、画像を現像し、無機膜を堆積させる必要があると述べました次に、抵抗を除去して、パターン化された無機材料を与えます。

このグループは、 「自己組織化単分子層」 （SAM）の使用に焦点を合わせて、 「原子層の堆積」と呼ばれる領域選択的堆積の3つの主要な方法の1つを使用しています。

それはすべて非常に技術的に聞こえますが、7 nmプロセッサがPCにヒットした後、これは遠くない将来のCPU製造の将来である可能性が高いです。

Fudzillaフォント