Intelが最大48コアの新しいxeonカスケードレイクを発表

インテルは、来年前半に発売予定のXeon Cascade Lakeプロセッサーの次のファミリーを発表しました。 新しいパーツは大幅な改善を表しており、 ソケットあたり最大48コアおよび12チャネルのDDR4メモリで 、最大2つのソケットをサポートします。

Intel Xeon Cascade Lakeはモノリシックではないデザインになります

これらのカスケードレイクプロセッサは、Xeonのスケーラブルプロセッサ（SP）よりも高いレベルのパフォーマンスを提供します 。 今日のXeon SPチップは、最大28コアおよび56スレッドのモノリシックダイを使用しています。 代わりに、Cascade Lake APは、単一のパッケージに複数のダイを備えたマルチチッププロセッサになります 。 AMDは、同等の製品に対して同様のアプローチを使用しており、EPYCプロセッサは各パッケージで4つのダイを使用しています。

AMDに関する記事を読んで、EPYCローマのメモリの問題をインターポーザーで解決できることをお勧めします

マルチチップ設計への移行は、アレイがますます大きくなるにつれて、欠陥が含まれる可能性が高くなるためと考えられます。 いくつかの小さなダイを使用すると、これらの欠陥を防ぐことができます。 Intelの10nm製造プロセスはまだ大量市場での生産には不十分であるため、新しいXeonは引き続き同社の14nmプロセスのバージョンを使用します。 大量のメモリチャネルには、現在5903ピンコネクタと見なされている巨大なソケットが必要です。

特に、 Intelは通常のコアとスレッド数の組み合わせではなく、これらのプロセッサのコア数を1つだけリストしています 。 これが新しいプロセッサにHTがないことを意味するのか、それとも会社が物理コアを強調し、特定の使用シナリオでHTが示すセキュリティ上の懸念の一部を回避することを好むのかは不明です。

全体として、同社は現在のXeon SPと比べて20％、AMDのEPYCと比べて240％パフォーマンスが向上し 、帯域幅を大量に使用する必要のあるワークロードのパフォーマンスが向上すると主張しています。メモリ。 新しいプロセッサには、ニューラルネットワークのパフォーマンスを向上させるために設計された一連の新しいAVX512命令が含まれます。

Techpowerupフォント