Intelは、xeon skylakeの新しい相互接続アーキテクチャを披露

去年の5月、 Skylake-SPマイクロアーキテクチャに基づくIntel Xeonプロセッサの新しいファミリが発表されました。これらのチップはまだ市場に出るまでに時間がかかりますが、主要なテクノロジの1つはすでに示されています。その要素間の新しい相互接続アーキテクチャレイテンシが低く、拡張性に優れた高帯域幅を提供するように設計されています。

Skylake-SPの新しい相互接続バス

Skylake-SP設計の設計者であるAkhilesh Kimarは、 マルチチッププロセッサの設計は単純な作業のように見えますが、すべての要素間で非常に効率的な相互接続を実現する必要があるため、非常に複雑であると断言します 。 この相互接続により、データトラフィックがパフォーマンスを低下させないように、コア、メモリインターフェイス、およびI / Oサブシステムが非常に高速で効率的な方法で通信できるようにする必要があります。

Xeonの前の世代では、インテルはリング相互接続を使用してプロセッサーのすべての要素を結合していました。コアの数を大幅に増やすことにより、この設計は、 「長い道のり」のデータ。 新世代のXeonプロセッサーでデビューした新しいデザインは、データをより効率的に伝送するための多くの方法を提供します。

新しいIntel相互接続バスは、 すべてのプロセッサエレメントを行と列に編成し、マルチチッププロセッサのすべての部分間の直接パスを提供するため、非常に効率的で高速な通信が可能になります。つまり、高帯域幅と低遅延。 この設計には、 高度にモジュール化されているという利点もあり、それらの間の通信を損なうことなく、多数の要素を持つ非常に大きなチップを簡単に作成できます。

出典：hothardware