3Dナンドメモリは2020年に120レイヤーに達する

アプライドマテリアルズのショーンカンは、日本の国際メモリワークショップ（IMW）で次世代の3D NANDフラッシュについて講演しました 。 ロードマップによれば、このタイプのメモリのレイヤー数は140以上に増やす必要があり、同時にチップをより薄くする必要があります。

3D NANDメモリの進歩により120TB SSDが実現

3D NANDメモリでは、メモリセルは1つの平面上ではなく、互いの上にあるいくつかの層上にあります 。 このようにして、チップ（アレイ）あたりの記憶容量は、チップ面積を増加させたり、細胞を収縮させたりすることなく、大幅に増加させることができます。 ほぼ5年前、最初の3D NANDが登場しました 。 これは、24層のSamsungの第1世代V-NANDです 。 次世代では、32層が使用され、次に48層が使用されました。 現在、ほとんどのメーカーは64層に達しています。SKHynixは72層でリードしています。

SATA、M.2 NVMe、およびPCIe（2018）の現時点で最高のSSDに関する投稿を読むことをお勧めします

今年のロードマップでは、90レイヤー以上、つまり40パーセント以上の増加について説明しています 。 同時に、ストレージスタックの高さは、4.5μmから5.5に約20％増加するだけです。 これは、同時に、層の厚さが約60 nmから約55 nmに減少するためです 。 2015年にMicronがすでに使用しているメモリセルデザインとCMOS Under Array（CUA）テクノロジーへの適応は、この世代の主要な機能です。

Kangのロードマップでは、2020年までに達成する予定の、120を超えるレイヤーでの3D NANDの次のステップを見込んでいます。 2021年までに、140を超える層と8μmの積み重ね高さが予測され、そのためには新しい材料の使用が必要になります。 ロードマップでは、ストレージ容量については取り上げていません。

現在、メーカーは64レイヤーテクノロジーで512ギガビット/マトリックスに達しています。 96層で最初に768ギガビットが実現され、128層で最終的に1024ギガビットが実現されるため、約1テラビットが可能です。 セルあたり4ビットのQLCテクノロジでは、96層構造のテラビットチップも使用できます。 Samsungは第5世代のV-NANDでこれを実現し、これに基づいて最初の128TB SSDを導入したいと考えています。

Techpowerupフォント