processorプロセッサレーンとは何か、マルチでの重要性

この記事では、プロセッサーのLANESについて説明します。 しかし、 PCI Express （Peripheral Component Interconnect Express）（正式にはPCIeまたはPCI-eと略されます）とは何かを知る必要がある前に、これは高速コンピューター拡張バス規格であり 、PCIなどの古いバス規格を置き換えるように設計されています、PCI-X、AGP。

コンテンツインデックス

PCI Expressインターフェースとは何ですか？どのように機能しますか？

PCIeは 、 より高い最大システムバスパフォーマンス、より低いI / Oピン数、より小さい物理フットプリント 、バスデバイスのより優れたパフォーマンススケーリングなど、 以前の規格に比べて多くの改善点があります。より詳細なエラー検出およびレポートメカニズム（高度なエラーレポート、AER、およびネイティブホットスワップ機能。さらに、PCIe標準の最新リビジョンは、I / O仮想化のハードウェアサポートを提供します。

市場で最高のプロセッサーに関する記事を読むことをお勧めします

レーン数で定義されたPCI Express電気インターフェイスは、他のさまざまな規格 、特にExpressCardノートブック拡張カードインターフェイス、SATA ExpressおよびM.2ストレージインターフェイスでも使用されています。 フォーマット仕様は 、従来のPCI仕様も維持している900社以上の企業のグループであるPCI-SIG （PCI Special Interest Group） によって維持および開発されています 。 PCIe 3.0は拡張カードの最新の標準であり、現在生産中であり、従来のパーソナルPCで利用できます。

ポイントツーポイントトポロジ

概念的には、PCI Expressバスは、以前のPCI / PCI-Xバスの高速シリアル置換です 。 PCI Expressバスと古いPCIの主な違いの1つはバストポロジです。 PCIは、共有パラレルバスアーキテクチャを使用します。このアーキテクチャでは、PCIホストとすべてのデバイスが、アドレス、データ、および制御ラインの共通セットを共有します。 対照的に、 PCI Expressは、ポイントツーポイントトポロジに基づいており、各デバイスをルートコンプレックスに接続する個別のシリアルリンクがあります 。 共有バストポロジにより、最も古いPCIバスへのアクセスは調停され、一度に1つの方向に1つのマスターに制限されます。 また、古いPCIクロックスキームは、バスクロックをバス上の最も遅いペリフェラルに制限します。 対照的に、PCI Expressバスリンクは、2つのエンドポイント間の全二重通信をサポートし、複数のエンドポイントを介した同時アクセスに固有の制限はありません。

バスプロトコルに関しては、PCI Express通信はパケットにカプセル化されます。 データのパッケージ化とアンパック作業およびステータスメッセージトラフィックは、PCI Expressポートのトランザクションレイヤーによって処理されます 。 電気信号とバスプロトコルの根本的な違いにより、異なる機械的フォームファクターと拡張コネクターを使用する必要があります。 PCIスロットとPCI Expressスロットは互換性がありません。 ソフトウェアレベルでは、PCI Expressは以前のPCIバージョンとの下位互換性を維持します。

プロセッサーPCI Express LANESとは

2つのデバイス間のPCI Expressリンクは、1〜32レーンで構成できます 。 マルチレーンリンクでは、パケットデータはラインに分割され、最大データスループットはリンク全体の幅に合わせて調整されます。 レーン数はデバイスの初期化中に自動的にネゴシエートされ、任意のエンドポイントによって制限できます 。 たとえば、シングルレーン（×1）PCI Expressカードをマルチレーンスロット（×4、×8など）に挿入でき、初期化サイクルは相互サポートにより最大数のレーンを自動的にネゴシエートします。 。 リンクは、より少ないレーンを使用するように動的に構成できるため、障害のあるまたは信頼性の低いレーンの場合にフォールトトレランスを提供します。 PCI Express規格は、複数の幅（×1、×4、×8、×12、×16、×32）のスロットとコネクタを定義します。これにより、PCI Expressバスは、ハイエンドが不要なコスト重視のアプリケーションの両方に対応できます。パフォーマンスだけでなく、3Dグラフィックス、ネットワーキング、エンタープライズストレージなどの重要なパフォーマンスアプリケーション。

レーンは2つの差動信号ペアで構成され、1つはデータの受信用、もう1つは送信用です。 したがって、各レーンは4本の信号ケーブルまたはトレースで構成されています。 概念的には、各レーンは全二重バイトストリームとして使用され、リンクのエンドポイント間で双方向に同時に8ビットの「バイト」形式でデータパケットを転送します。 PCI Express物理リンクには、1〜32レーン、より正確には1、2、4、8、12、16、または32レーンを含めることができます 。 レーン数は接頭辞「×」で書き込まれます（たとえば、「×8」は8レーンのカードまたはスロットを表します）。一般的に使用される最大サイズは16です。 レーンのサイズも「幅」または「スルー」という用語で言及されます。たとえば、8レーンのスロットは「8あたり」または「8レーン幅」と呼ばれます。

PCIeレーンは、PC内のいくつかの場所で使用されます。 CPUには一定数（少なくとも16）があり、CPUとマザーボードの少なくとも1つの16xスロットの間に接続されています。 これらのレーンは通常、グラフィックカードに使用され 、チャネル全体を使用するカードまたはチャネルの一部を使用する複数のカードのいずれかで使用されます。 一部のCPUにはより多くのグラフィックカードレーンがあり、一部のIntel XシリーズCPUには最大40以上があります。

一部のレーンは、CPUをプラットフォームコントローラーハブ（PCH）に接続します。 IntelはこれらのレーンをDMIと呼んでいますが、実際にはPCIeと同じです。 PCHから、PCIeレーンはSATAコントローラー、NVMe互換のM.2スロット、USBドライバー、およびネットワークアダプター、TVチューナーカードなどのマザーボードのさまざまなPCIeスロットに接続されます。 PCHはマルチプレクサとして機能し、最終的にこれらのデバイスはすべて、CPUまたはメインメモリと通信するときに使用可能なDMIレーンを共有する必要があります。

市場で最高のプロセッサに関する投稿を読むことをお勧めします

これで、プロセッサーLANESとその用途に関する記事は終わりです。 うまくいけば、それはあなたのために役に立ちました。