プロセッサー

Tiger Lake:10nmチップパックのL3キャッシュが50%増加

目次:

Anonim

Tiger Lake-Uは 、Twitterの @ InstLatX64 によるプロセッサダンプの投稿により、L3キャッシュ容量が50%増加し 、8MBから12MBに増加します。 これは、コアあたり最大3MBのL3キャッシュの増加を意味します。

Tiger Lake-Uでは、L3キャッシュ容量が50%増加します

予想通り、 Tiger Lake-UモデルはHyperThreadingを備えた4コアプロセッサです 。 公開された画像は、エンジニアリングサンプルが3.4GHzで動作していることも示しています。これは、 量産前モデルではかなりの周波数です。

このイメージには、サポートされている命令セットを表す一連のフラグも含まれています。 AVX-512のサポートがSunny Coveであることを確認していますが、来年初頭からCooper Lake Xeonプロセッサのようなbfloat16をサポートしていた場合に予想されるavx512_bfフラグはないようです。

ダンプは、クアッドコアのTiger Lake-Uに12MBのL3キャッシュがあり、50%増加していることを示しています。 これは、IntelがTiger LakeのCPUコアであるWillow Coveに対して明らかにしたキャッシュの再設計に適合しますが、キャッシュの再設計には、単純なサイズの増加よりも大きな変更が伴う可能性があります。 たとえば、キャッシュが大きいほどレイテンシが高くなるため、カポに対する調整が低くなる可能性があります。

タイガーレイクは来年リリースされる予定です。 これらのプロセッサは、 Gen12 'Xe'統合グラフィックスも備え、新しいディスプレイ機能と主要な命令セットのアップデートを備えています。 お知らせします。

Tomshardwareフォント

プロセッサー

エディタの選択

Back to top button