Tsmcは2021年に「スタック」3Dチップの製造を開始

TSMCは将来を見据え、 2021年に次の3Dチップの量産を開始することを確認しています。 新しいチップは、 WoW （Wafer-on-Wafer）テクノロジーを使用します。これは、同社のInFOおよびCoWoSテクノロジーから派生したものです。

TSMCは3Dチップの製造を開始します

ムーアの法則の減速と高度な製造プロセスの複雑さ、および今日のコンピューティングニーズの高まりにより、テクノロジー企業はジレンマに陥っています。 これは、ナノメートルを削減するだけの新しいテクノロジーと代替手段を探すことを余儀なくされています。

TSMCが7nm +プロセス設計を使用してプロセッサを製造する準備をしている今、台湾の工場は2021年に3Dチップに切り替えることを確認しました。 この変更により、顧客は同じパッケージ内で複数のCPUまたはGPUを「スタック」できるようになり、トランジスタの数が2倍になります。 これを達成するために、TSMCはTSV（Through Silicon Vias）を使用してマトリックス内の2つの異なるウェーハを接続します。

TSMCはTSVを使用してマトリックスの2つの異なるウェーハを接続します

スタックダイはストレージの世界では一般的であり、TSMC WoWはこの概念をシリコンに適用します。 TSMCは、カリフォルニアを拠点とするCadence Design Systemsと提携してこの技術を開発しました。この技術は、3Dチップ製造技術InFO（統合ファンアウト）およびCoWoS（チップオンウエハーオン-会社の基板）。 工場は昨年WoWを発表し、現在そのプロセスは2年以内に生産が確認されています。

このテクノロジーは5nmプロセスを完全に使用する可能性が高く、これにより、たとえばAppleなどの企業は、現在のA12と同様の面積を持つ最大100億トランジスタのチップを持つことができます。

Wccftechフォント