Tsmcはトランジスタの2倍の密度のeuv n5チップを製造
目次:
今日、TSMCの6つのパフォーマンスノードと5つのパッケージング手法の詳細があります。 ノードは2023年まで拡張され、その手法はモバイルSoCから5Gモデムやフロントエンドレシーバーまでさまざまです。 TSMCは今年初めに忙しいVLSIシンポジウムを開催しました。そこでは、 1.20Vで4GHzの周波数に対応できるカスタムビルドの8コアA72チップレットを披露しました。 TSMCは、3 nm以上の伝導のチャネル材料として二硫化タングステンも導入しました。
最初の5nm TSMCチップは2021年に到着します
今年の セミコンウェスト でのTSMCのプレゼンテーションの後、 ウィキチップの優秀な人々は、同社のプロセスノードとパッケージプランを統合しました。 N7 +はTSMCの最初のEUVベースのノードですが、このテクノロジーで作られたチップは、EUVが使用する最先端のシリコンではありません。
N7の後の最初の「完全な」TSMCノードはN5で、N7のIPと設計を利用する3つの中間ノードがあります
ノードN7の背後にはTSMCのN7Pプロセスがあり、これはDUVに基づく前者の最適化です。 N7PはN7デザインルールを使用し、N7にIP準拠で、FEOL（ラインのフロントエンド）およびMOL（ミドルオブライン）の拡張機能を使用して、7％のパフォーマンスの向上または向上を実現します。 10％のエネルギー効率。
市場で最高のプロセッサーに関するガイドをご覧ください
N5として知られるTSMCの5nmノードの危険な生産は4月4日に始まりました。台湾からの単一のレポートは、プロセスが来年（2021）後に大量生産で終了することを示唆しています。 TSMCは2020年に生産が増加すると予測しており、N5はEUVを搭載したN7の最初の真の後継者であるため、工場はプロセスの開発に多額の投資を行っています。
N5を使用して製造されたチップは、N7を使用して製造されたチップの2倍の密度（171.3 MTR /mm²）となり、ユーザーは15％高いパフォーマンスを実現したり、消費電力を30％削減したりできます。 N7について 。 ただし、FEOLおよびMOLの最適化はN5Pで行われます。 それらにより、N5Pはパフォーマンスを7％、消費電力を15％改善します。
このようにして、PC、モバイルデバイス、5G、およびその他のデバイスのプロセッサとSoCは、新しい時代に近づきつつあります。これにより、パフォーマンスが向上し、エネルギーをさらに節約できます。
